基于FPGA的DSU硬件设计实现方法


内容摘要:为了实现对非相干雷达的接收相参处理,基于数字稳定校正(DSU)的原理,采用ALTERA公司的StratixⅡ系列芯片和VHDL编程语言,设计了一种基于FPGA的DSU硬件实现方法。实验结果表明基于FPGA的DSU方法可以提高程序的执行效率和系统的实时性,可实现非相参雷达的相参化功能。

关键词:雷达;数字稳定校正单元;相参;FPGA

雷达从体制上可以分为相参雷达和非相参雷达,由于磁控管发射机的起始相位不固定、存在幅度抖动和频率漂移,对接收回波无法做相参积累,所以采用磁控管发射机的雷达属于非相参雷达。而现代信号处理中相参积累可以获得更大的增益和更多的功能,例如成像或动目标检测都需要发射和接收信号具有相参性。因此对原有非相参雷达进行相参改进成为提高雷达性能的关键。

非相参雷达相参化主要是在信号处理部分来实现,这样既可以节约成本又便于改造实现。而信号处理的核心就是数字稳定校正(DSU),DSU的主要作用就是消除发射信号的相位抖动,使接收信号具有相参性。

在数字技术飞速发展的今天,信号处理的硬件实现主要有FPGA和DSP等来实现。大规模可编程逻辑器件FPGA在处理速度和集成度等方面发展很快,用户可自定义逻辑功能、可重复编程,同时FPGA还具有成本低、使用灵活方便等优点,在雷达信号处理硬件实现中得到广泛的应用。由于雷达信号处理数据量大、实时性强、动态范围大和数据精度高,结合片内存储能力本文选用ALTERA公司的StratixⅡ系列芯片。

1 数字稳定校正单元的工作原理

数字稳定校正单元(DSU)的主要作用是实现接收信号的相参处理,DSU是利用发射信号对接收的回波信号进行匹配来获得相参性。DSU工作的原理框图如图1所示。

基于FPGA的DSU硬件设计实现方法

假设这里只考虑脉冲间的幅相不一致,可得发射信号和接收信号的基带形式可以表示为

式中:t为快时间表示,tn表示第n个发射或接收脉冲;A(tn)为第n个发射脉冲随机振幅;φ(tn)为第n个发射脉冲随机相位函数;σ为包含传播衰减和目标散射的系数;rect(t/Tp)为发射脉冲矩形包络函数;Tp为脉冲宽度;△ω为雷达发射机自频调系统静差;τ为接收目标回波的延时。
将式(1)和(2)作相关处理后,可得:

可见DSU利用A/D对发射脉冲样本进行取样,然后用该取样值和回波信号进行相关或卷积来实现相位校正,达到消除随机初相的目的。经后续能量归一可以消除幅度不稳定造成的影响。所以经过DSU处理,可以消除或减小磁控管产生的发射脉冲幅相不稳定性。

2 基于FPGA的DSU实现
由于本雷达信号处理数据量大、实时性强、动态范围大和数据精度高,结合片内乘法器和存储能力本文选一片ALTERA公司的StratixⅡ系列EP2S90 FPGA芯片。StratixⅡ系列的EP2S90器件具有152个接收机和156个发送机通道、支持1Gbps的高速差分I/O信号、具有LVDS、LVPECL和Hyper Transport标准接口、具有9Mbit的RAM存储器、允许设计者将外挂SRAM和DRAM大容量存储器件。
整个处理流程如下:发射脉冲信号在进入信号处理模块后,首先进行A/D采样,对采样后的数据进行正交分解形成I、O两路信号,这里发射脉冲内采样为16个数据,发射脉冲数据在发射样本采样门的控制下分I、Q两路存储到发射脉冲存储区,作为DSU相关的权函数使用,记为fI和fQ;接收回波信号在A/D采样后,经过正交分解形成数据流rI和rQ,然后对接收数据进行相关操作,即回波数据以流水方式通过相关器与发射样本数据逐点进行乘加处理。
本论文涉及的内容是从发射脉冲信号和接收数据正交变换后的处理过程,即实现接收数据和发射脉冲样本进行相关的操作。DSU处理的计算公式如下:

这里采取在FPGA内完成相关运算,而对幅度的归一化可采用浮点运算能力较强的DSP器件完成。因为在FPGA内实现除法运算一般采用查表法和,查表法缺点是需要预先存储所有可能值的倒数,然后根据计算出的能量查找相应倒数,取出表中存储的倒数值再做乘法最终实现除法功能。可见再FPGA中实现除法(尤其是系数不固定)比较复杂。而在DSP内部实现除法运算比在FPGA内部实现要更加简单,而且DSP运算基于浮点操作,精度更高。而DSP芯片内的除法可以由乘以相应的倒数得到。能量的倒数通过一次求均方根倒数和一次乘法实现,运算量很小。所以能量归一化运算本文选择在DSP内部完成,实现更简单、精度更高。

基于FPGA的DSU硬件设计实现方法

经过FPGA中的DSU和DSP中的能量归一,接收信号数据已经消除了发射信号的初相抖动和发射幅度不稳定的影响,形成了相参的信号。基于FPGA的DSU实现框图如图2所示,主要包括3个模块,模块1完成发射样本形成滤波器系数和接收数据时序控制;模块2完成对相关后数据的多路选择功能,形成相关后数据流;模块3完成接收数据和发射脉冲样本进行相关操作,由于每个接收数据要进行16次的乘法运算,所以我们同时形成16个乘加模块进行运算。

3 接收机仿真结果

本系统仿真设计是在QUARTus II 7.2(32-Bit)环境下进行的,编程代码采用VHDL语言进行编写,硬件芯片平台选择ALTERA公司的Strat ixⅡ系列EP2S90 FPGA芯片。

系统设计端口定义如下:

ad_clk:数据AD采样时钟

RST:系统复位信号

ad_din[31..0]:数据输入端口,发射数据和接收数据复用

acq_en1:对发射数据采集使能信号

acq_en2:对接收数据采集使能信号

fifo_wr_clk:DSU相参处理后输出数据时钟

fifo_wr_en:DSU相参处理后输出数据使能

fifo_data[31..0]:DSU相参处理后输出数据端口,高16位为I、低16位为Q基于FPGA的DSU硬件设计实现方法

仿真中取两组发射和接收数据分别进行DSU处理,仿真结果如图3、4所示,从fifo_datai和fifo_dataiQ(即fifo_data[3操1..0])可以看出,两组初相不同的数据经过DSU处理后得到了基本一致的结果,即去掉了发射信号的相位抖动。比较图3和图4的fifo_datai和fifo_dat aiQ可以发现两者并不完全一样,这时由于FPGA编程为定点数作造成的。

4 结论

该方法基于StratixⅡ系列的EP2S90 FPGA芯片实现了数字稳定校正功能,消除了发射信号的相位随机,使接收信号具有相参性。仿真结果表明了本文所述基于FPGA的DSU实现方法有效,另外该算法已经实际用于某非相参雷达改造上,并进行了外场实验,取得了良好的实测效果。

Related Articles

基于FPGA和DSP硬件实现的DBS回波信号模拟器设计

11/23 11:04
内容摘要:半实物仿真是雷达导引头研制过程中性能评估及验证的有效手段,为实现在实验室内对雷达导引头DBS成像算法的评估验证,设计一种基于FPGA和DSP硬件实现的DBS回波信号模拟器,实现了目标方位上回波信号的模拟.模拟器的数据采集结果经DBS成像处理后,与理论仿真结果进行对比分析,验证了所设计雷达导引头DBS回波信号模拟器的正确性.该模拟器已成功应用于导引头研制阶段DBS成像算法的评估验证.. 关键词:雷达导引头:DBS回波信号模拟器:半实物仿真 引言 随着导弹技术的发展,精确制导武器逐步成为现

一种基于FPGA的数字秒表设计方法

10/11 09:33
一种基于FPGA的数字秒表设计方法
摘要:文中介绍了一种基于FPGA的数字秒表设计方法.采用VHDL硬件描述语言,运用ModelSim等EDA仿真工具.该设计具有外围电路少.集成度高.可靠性强等优点.最后经实验验证,该数字秒表计时准确,输入信号能准确控制秒表运行.系统所采用的自上而下的模块化设计方法,对于其他复杂的系统设计也有很强的借鉴意义. 关键词:FPGA:数字秒表:模块化设计:VHDL 数字集成电路作为当今信息时代的基石,不仅在信息处理.工业控制等生产领域得到普及应用,并且在人们的日常生活中也是随处可见,极大的改变了人们的生

基于FPGA的PCI硬件加解密卡设计

12/28 20:42
基于FPGA的PCI硬件加解密卡设计
摘要:提出一种基于FPGA的PCI硬件加解密卡的设计方案,用硬件加解密取代了传统的软件加解密,将加解密模块和PCI接口模块集成在一个FPGA芯片内实现.分析了PCI加解密卡的软硬件的结构和原理,详细介绍了DESX加解密算法的原理.步骤和硬件实现.PCI接口模块的IP核设计以及USB接口模块的电路连接.系统硬件以FPGA为核心,使用QUARTusII7.2软件和VHDL语言设计,软件由DriverStudio2.7和VisualC++6-.0设计.采用192位密钥的DESX分组对称加解密算法来取代

基于FPGA的LDPC编码设计

01/09 01:55
基于FPGA的LDPC编码设计
在通信系统中纠错码被用来提高信道传输的可靠性和功率利用率,低密度奇偶校验码LDPC(Low Density Parity Check code)是目前性能最好的纠错码,最初由GaUager提出,但当时并没有引起足够的重视.直到Turbo码提出后,人们在研究Turbo码的迭代解码时,发现二者具有相同的特性,即约束随机码集合和迭代解码算法,这导致了随后LD-PC码的复出.1996年,Mackay和Neal随机构造出的LDPC码,当码长很长时其性能超过Turbo码,并在实现上更有优势,从而激起编码界对

基于FPGA的FIR数字滤波器设计解析

04/28 03:23
基于FPGA的FIR数字滤波器设计解析
内容摘要:有限冲击响应(FIR)滤波器是数字通信系统中常用的基本模块.文章设计了一种流水结构的FIR滤波器,通过FPGA对其进行硬什加速控制.仿真结果验证了所设计的FIR流水结构滤波器功能的正确性. 前 言 随着数字通信技术的快速发展,高质量的信息处理对滤波器的性能和资源占有量提出了更高的要求.有限冲击响应(FIR)数字有限冲激响应滤波器在语音.谱分析等数字信号处理领域有着广泛的应用,是信号处理系统中重要的组成部分,其性能往往对整个系统的性能和功耗产生至关重要的影响.因此,如何最大程度地优化FI

基于FPGA的HSDI接口设计

12/26 11:52
摘要 HSDI是一种可配置的高速数据指挥通道.本文首先介绍两种高速数据接口HSDI A和HSDI B的硬件结构,随后介绍两种HSDI接口上信号的时序和功能操作,最后结合实例重点介绍如何采用FPGA实现HSDI接口的设计. 关键词 HSDI FPGA VHDL 引 言 HSDI(High Speed Direct Injection)是一种可配置的高速数据接口.例如, 德州仪器 公司生产的集成式1394a链接层控制器与舣端口物理层控制器TSB43DA42和TSB43DB42分别包括3个高速数据端口

基于FPGA硬件平台的TMBOC调制实现方法及仿真波形

10/08 22:57
基于FPGA硬件平台的TMBOC调制实现方法及仿真波形
TMBOC调制信号是GPS中用于L1频带的一种新的信号形式,具有较好的兼容性和互操作性.文中介绍了TMBOC调制的定义及其频谱特性,阐述了基于FPGA硬件平台的TMBOC调制实现方法,并给出了仿真波形.最后对生成的信号数据进行Matlah分析,结果表明该调制方法正确可行. 由于Galileo E1信号和GPS L1信号共用相同的载波频率1 575.42 MHz,为使导航信号具有较好的兼容性和互操作性,美国和欧洲专家组成的联合设计机构推荐MBOC(Multiplexed Binary Offset

基于FPGA的AD9910控制设计

06/03 08:20
基于FPGA的AD9910控制设计
随着数字信号处理和集成电路的发展,要求数据处理速度越来越高,基于单片机+DDS(直接数字频率合成)的频率合成技术已不能满足目前数据处理速度需求.针对这一现状,本文提出了基于FPGA+DDS的控制设计,能够快速实现复杂数字系统的功能. 1 AD9910的硬件电路设计 AD9910是ADI公司推出的一款单片DDS器件,内部时钟频率高达1GHz,模拟输出频率高达400 MHz,14-bit的DAC,最小频率分辨率为0.23 Hz,相位噪声小于-125 dBc/Hz@1 kHz(400 MHz),窄带无

一种基于LabVIEW 的PID 控制器设计的方法A method of design of PID controller based on LabVIEW

06/16 10:25
一种基于LabVIEW 的PID 控制器设计的方法A method of design of PID controller based on LabVIEW